聯發科採臺積電2nm製程開發晶片完成設計定案 預計2026年底量產

聯發科今日 (9/16)宣佈，旗下首款採用臺積電2nm製程技術的旗艦級系統單晶片 (SoC)已經完成設計定案 (tape-out)，並且計劃於2026年底進入量產，成爲業界最早採用2nm製程的晶片設計公司之一。

此舉不僅代表聯發科進一步鞏固與臺積電的長期合作關係，同時也宣佈邁向下一個製程節點的新里程碑。

在此之前，聯發科公佈其2025財年第二季財報結果時，確認先前預告採2nm製程設計、將於9月進入流片階段的新款處理器，將是針對邊緣AI與雲端AI產品打造設計。而傳聞中的旗艦手機晶片天璣9500將於今年第三季正式推出，至於與NVIDIA合作的GB10專案也會在今年第三季進入量產，將會帶來顯著營收貢獻。

臺積電的2nm製程首度導入奈米片 (Nanosheet)電晶體結構，藉此大幅提升效能、降低功耗且兼顧良率。與現行N3E製程相比，臺積電表示2nm技術可讓運算邏輯密度提升1.2倍，在相同功耗下效能提高最高可達18%，或是在相同性能下使功耗降低約36%，對行動裝置、AI運算與雲端伺服器等應用都有明顯效益。

聯發科總經理陳冠州表示，此次採用2nm製程的晶片開發，代表聯發科將先進製程技術快速導入多元應用的能力，從行動裝置到車用、資料中心及邊緣運算，皆能提供更高效能與能效的解決方案，更強調與臺積電長期緊密合作，使聯發科能持續在旗艦SoC市場保持競爭力，爲全球客戶帶來完整的創新體驗。

臺積電業務開發、全球業務資深副總經理暨副共同營運長張曉強博士也指出，2nm製程標誌着臺積電進入奈米片時代的重要一步，將成爲下一代高效能運算的關鍵基礎。臺積電將持續優化製程，確保客戶在各類應用中最大化性能與能效，同時提供穩定的產能支持。

業界普遍認爲，2nm製程將成爲2026年起的旗艦行動平臺與AI晶片主流技術，而聯發科此舉意味着將與Qualcomm、蘋果等競爭對手同場較勁。隨着AI功能深度融入手機、車用與邊緣裝置，2nm 製程的高效能、低功耗特性將成爲決定市場勝負的重要因素。

整體來看，聯發科技率先完成2nm SoC設計，將有助於提前卡位新一代旗艦市場，並且在5G、AI PC、車用與資料中心等多元領域持續拓展布局，爲2026年與之後的產品線奠定競爭優勢。

《原文刊登於合作媒體mashdigi，聯合新聞網獲授權轉載。》