提高EDA生產力的新方法
EDA供應商正在尋求新的方法來提高設計和驗證工程師的工作效率。這些工程師一方面要在緊迫的上市時間內應對芯片複雜度呈指數級增長的情況，另一方面還要面對工程人才儲備有限的困境。
過去，取得進展的方式往往相對直接，比如改進算法，或者在線性流程中實現計算的並行化。但對於最新一代的前沿芯片而言，情況發生了很大變化。多芯片集成需要在設計流程早期階段就進行多物理場分析，而設計中某一部分的更改可能會對SoC或封裝的其他部分，甚至在實際應用場景中產生深遠影響。現在的挑戰是在於，要以一種系統的方式跟上大量相互競爭的設計元素的發展步伐，這需要對現有工具和方法進行一系列改進，融入創新的新技術，而且在很多情況下還需要採用不同的問題解決方式。
西門子EDA定製IC部門副總裁兼總經理Amit Gupta表示：“我們有機會提高工具和設計師的工作效率。我們需要提高實際EDA核心工具的運行時間、覆蓋範圍或速度。然後，我們需要提高設計師自身的工作效率，尤其是初級設計師的工作效率。這個行業需要越來越多的工程師，而且我們需要讓這些工程師快速成長起來。”
對工具的優化是一項持續不斷的工作，首先是將更多任務轉移到設計流程中。但這還遠遠不夠。
“一種方法是改進核心技術本身，”Gupta表示，“SPICE 仿真器以及對核心求解器技術的改進，是我們實現這一目標的一個方面。另一個方面是工具運行所依賴的硬件，例如GPU加速。與傳統CPU相比，使用GPU加速運行時間和實現並行化有哪些機會？在哪些方面是可行的？我們也看到很多客戶正在考慮採用Arm架構來縮短運行時間並降低成本。第三個領域是人工智能。我們如何才能不僅應用傳統的機器學習技術，還能應用強化學習技術、生成式人工智能和基於智能體的人工智能？在這一領域正在進行大量創新，以提高工具的工作效率，將人工智能融入到工具底層，以改善運行時間、覆蓋範圍和用戶體驗。現在，現在，初級設計師能否使用生成式人工智能，以類似 ChatGPT 的方式說‘這是我正在嘗試完成的任務’？大語言模型能夠回答諸如“如何更快地獲得結果？如何進行設置？之類的問題。然後還有智能體。我們能否擁有能夠通過自然語言界面自動運行工具的智能體呢？”
與AI相關的改進
人工智能帶來了一整套全新的選擇，但它也伴隨着學習曲線。“人們對AI的理解肯定會有所增加，而且在某些情況下，還會部署一些AI算法來加快自動化應用程序的工作速度，”Axiomise首席執行官Ashish Darbari表示，“在某些情況下，EDA的自動化應用程序已經存在了一段時間，如在後臺使用形式驗證進行連通性檢查。但隨着AI/ML芯片的出現，連通性檢查的規模和性能不斷得到提升。就形式驗證工具而言，業內頂尖供應商正在投入大量資金來縮短編譯和精簡時間，使SAT求解器更快，並研究可擴展性問題。他們還投資構建AI智能體，在驗證過程中實時指導驗證工程師。”
對於EDA領域來說，其中很多都是新事物。“我們已經從手動繪製原理圖，到手寫RTL代碼，再到更抽象的方法，例如高級綜合(HLS)和使用UVM進行結構化驗證，”ChipAgents首席執行官William Wang表示，“通過提高抽象級別或改進設計和驗證流程特定階段的自動化程度，每一步都帶來了工作效率的提升。”
但EDA正在接近傳統抽象方法和腳本所能達到的極限。“HLS和UVM在某些領域確實有助於減少工作量，但它們仍然需要更深厚的工具專業知識、較長的學習曲線，以及耗費大量人力的調試周期，”Wang說道，“隨着芯片設計規模擴展到包含數十億甚至數萬億個邏輯門，單靠這些方法已無法應對日益增長的複雜性，尤其是在架構變得更加異構且設計週期縮短的情況下。我們創建了一個專爲芯片設計和驗證而打造的AI智能體系統。該技術並非強迫用戶遵循固定的抽象方法或設計流程，而是直接集成到設計流程中，能夠理解設計意圖、解析複雜規格說明、生成和驗證RTL、提出微架構建議、綜合斷言，甚至解釋波形異常等。”
這爲新工具和方法創造了機會。例如，AI智能體可以疊加在現有的EDA工具之上。“與其替換現有的工具鏈，不如通過智能體來增強工具鏈的功能，這些智能體可以根據規格說明生成RTL代碼和測試平臺，解讀波形輸出結果，調試回溯信息，並根據內部代碼庫和命名規範調整提示內容，”Wang表示，“這能夠顯著減少設計工程師和設計驗證工程師的迭代時間和手動操作量。因此，就像利用最新的處理器來實現並行仿真一樣，我們也使用現代硬件來加速AI智能體的運行。”
這並不能取代傳統的EDA算法。但它可以幫助簡化工作流程，尤其是在多個智能體相互協調且具備情境感知能力的情況下。
Wang表示：“我們已經看到，通過儘早識別約束和覆蓋率瓶頸，這項技術減少了UVM測試環境中的手動迭代次數。團隊不再採用傳統的瀑布式流程，而是採用基於智能體的人工智能工作流程來減少迭代。例如，他們可能從一個微架構規劃入手，然後利用這項技術在實現設計的同時，以自然語言保持設計意圖，同步推進設計和驗證資源的開發。它還能通過對話式查詢設計歷史，幫助新團隊成員快速上手。在我們早期的部署中，我們觀察到驗證和調試工作流程的工作效率提高了10倍，同時新成員入職效率和開發人員滿意度方面也得到了顯著提升。”
非人工智能改進
然而，人工智能並非唯一的改進源泉。整個工具鏈都在發生變化，以應對日益增長的設計複雜性和持續存在的人才短缺問題。
Axiomise的Darbari表示：“我們構建了一款與EDA供應商無關的應用程序，用於驗證RISC-V處理器端到端架構的正確性。整個解決方案不需要任何仿真向量或測試。相反，它使用形式化證明來確認所有指令的正確性，無論這些指令何時發出、發出多少次，也無論它們與其他指令的交錯情況如何。這種非常強大的方法已被用於識別開源領域中先前已驗證的處理器中存在的大量漏洞。”
針對節省功耗而對芯片設計進行的面積分析是另一個挑戰生產力極限的領域。“最近，一款名爲Footprint的應用程序被部署到開源領域的80多個設計中，包括多個RISC-V處理器、GPU和片上網絡(NoC)，該程序無需任何測試平臺即可計算整個芯片上的組件利用率，”Darbari表示，“在某些情況下，結果令人吃驚。我們發現，許多設計組件（例如寄存器、陣列、FIFO和計數器）並未得到充分利用（即部分冗餘或完全冗餘），但卻在消耗功耗。這些問題無法通過其他任何方式發現。”
加速一切進程
這裡面臨的挑戰之一是，線性流程不再適用於複雜的設計，因爲它耗時過長。這正是“左移”理念的核心所在，業界一直在努力推動同時開發更多設計部分。問題在於，設計變得越來越複雜多樣且相互關聯，各個組件之間的依賴關係和交互如此複雜，以至於理清所有不同部分並確保開發流程的順利進行變得愈發困難。工具、IP、方法學和流程都在飛速發展，而對它們進行跟蹤對首次流片成功至關重要。
新思科技產品管理執行總監Manmeet Walia表示：“我們的業務過去主要受摩爾定律支配，這意味着每18個月就會出現一種新的工藝製程，我們就會將IP升級到新的工藝製程。而現在，它由AI工作負載決定，最終應用趨動着標準和工藝節點的發展。實際上，一些開發人員甚至不再關心工藝節點。他們需要的是計算能力和I/O帶寬，而我們必須滿足他們的要求。”
前沿技術開發的芯片仍在使用基於新工藝節點開發的小芯片，但這些小芯片也越來越多地與採用舊工藝技術開發的其他小芯片和存儲器封裝在一起。
Walia表示：“2nm現在已經進入埃米級節點，而計算帶寬繼續隨着工藝製程的發展而不斷提升，但I/O帶寬則不會擴大。”這意味着我們需要在SerDes技術、UCIe技術、內存接口、DDR和HBM方面進行大規模創新，以實現足夠的I/O帶寬，從而跟上計算能力的發展步伐。對於I/O帶寬，我們需要以前所未有的速度進行創新。即使是標準方面，其規範制定週期也芯片開發週期長得多，而且這些規範的更新速度也越來越快，市場製造商很多時候甚至不關心這些規範。許多超大規模數據中心運行商希望超越這些規範。此外，我們看到技術正在發生巨大的變化，不僅是2.5D和3D-IC，還包括現在在埃米級節點中引入的背面供電等技術。所有這些都對我們製造信號IP的方式產生影響，因爲它們都是I/O技術。我們與四家不同的晶圓代工廠合作，而客戶現在的要求變得非常複雜——他們需要更全面的解決方案。它不是 PHY 和控制器。這不再只是一個物理層（PHY）和一個控制器，甚至也不是一個完整的解決方案。這是一個非常全面的解決方案，很可能會作爲一個子系統進行封裝，並附有詳盡的封裝指南，以及將其集成到SoC的具體方法。”
所有這些都給EDA和IP提供商帶來了更大的壓力，迫使他們加快創新。
“我們不能靠投入更多人力來完成更多工作，”Walia表示，“我們必須尋找正在興起的現代化基礎設施，來提高我們的工作效率，這又是一個重大的範式轉變。我們必須尋找創新的方法，而當我們進行創新時，就必須在我們的工具中使用人工智能。超大規模數據中心運營商希望領先一代（OGA），因此，由於規範制定週期非常短，一次成功至關重要。如果我們不能一次成功，我們就會失去市場機會。”
EDA生產力的未來發展方向
以線性方式逐步推進設計工作可以有時間去評估可能出現的相互作用和行爲，並解決任何問題。但現在沒人有那麼多時間，所以需要同時進行更多的工作，而要在不忽略潛在問題的情況下讓所有工作保持同步，難度極大。
“EDA生產力的未來不僅僅在於高級語言或新的驗證框架，”ChipAgents的Wang表示，“而是能與工程師並肩工作的AI智能體，利用特定領域的智能來指導、增強和加速他們的工作。這不僅僅是將瑣碎的工作自動化，它還能幫助工程師分析問題，揭示相關背景信息，讓他們能更快速、更自信地在架構方面做出權衡取捨。爲了在萬億門級別的芯片設計中實現真正的可擴展性，EDA行業需要超越腳本和模板。它需要能夠自主集成來自代碼庫、過去設計和不斷髮展的規格說明的上下文的智能系統，並且這些系統能夠實時地爲架構、設計和調試做出有意義的貢獻。”
目標是更快地獲得更準確的結果，但要以一種工程師更容易上手的方式。“這不僅僅是爲了加速。加速對消費級AI來說是好事。但當你在做EDA AI時，它必須是可驗證的，”西門子的Gupta表示，“這是爲了能夠驗證算法是否產生了正確的結果。這不僅僅是黑盒可用性。它必須開箱即用，我們不希望設計師成爲AI專家。人工智能技術也應該具有廣泛的適用性且穩健可靠。它必須在用戶部署的本地和雲基礎設施的異構環境下工作，並且必須具有強大的準確性。你可不希望AI得出的結果是不可靠的。”
結語
在緊迫的市場窗口期內，面對更多的排列組合和依賴關係，同時設計團隊規模固定甚至縮小，這給設計工程團隊帶來了一些艱鉅的挑戰。雖然已經有了一些應對之策，但要跟上所有這些變化，需要採用多種方法，而不只是進行單一的改進。這還需要反思過去的工作方式，思考未來應該如何開展工作。所有這些都需要融入到工程師培訓中，這樣年輕工程師從一開始就能夠更高效地工作。
芯片設計過程的各個方面都將發生巨大變化，整個行業都將關注這些變化將帶來的成效。