Astera Labs推AI基礎架構2.0：機架成新運算單位 2027年導入見營收

照片由左至尤爲Astera Labs亞太區總經理甘博隆、產品管理副總裁Ahmad Danesh。公司提供

Astera Labs產品管理副總裁Ahmad Danesh表示，「機架就是新的運算單位」（the rack is the unit of compute）。他說，面對推理與多模態工作負載暴增，關鍵在於先把更多GPU以低延遲方式連在同一scale-up網域，之後再用Ethernet做scale-out串接多個機架，這已成爲產業共識。

素有「小輝達」之稱的AI伺服器超速傳輸介面連接解決方案供應商Astera Labs（ALAB）7日在臺發表「AI基礎架構2.0」最新進展，強調資料中心將由單一伺服器走向「整座機架（rack）」的架構設計，並以開放標準與生態協作加速落地。

Astera Labs以「連接性＋軟體」雙軸切入機架級整合：硬體面包括Aries（PCIe retimer）、Taurus（Ethernet retimer／AEC 主動電纜方案）、Leo（CXL記憶體控制器）與Scorpio（交換器晶片）；軟體面則以Cosmos串起設定、監控、遙測與fleet management。Ahmad表示：「要讓GPU保持忙碌，方法就是給它更多資料，並且更快地把資料送到它面前。」他強調，Astera Labs的裝置分佈在整座機架的高速通道上，「我們能看見機架內所有通道──每一條高速通道我們都能掌握。」這種可觀測性與管理能力，正是提升GPU利用率、縮短除錯時間、提高ROI的關鍵。

在生態與標準上，Astera Labs爲UALink Consortium的董事成員，正推進開放式機架（open-rack）設計，讓計算與fabric可互換，避免每年客制機架帶來的擴展瓶頸。Ahmad於會中首度明確給出路線圖：「我們將在明年下半年提供UALink相關樣品，並在2027年開始有首批的營收部署。」首波合作將鎖定GPU／加速器供應商與雲端大客戶，在大規模scale-up連結與記憶體語意支援上優先落地。

面對頻寬與距離上限逐步逼近，Astera Labs亦從銅連結邁向光連結。公司近期完成對aiXscale Photonics的收購，導入其光學I/O與晶片對接技術，補齊從retimer／fabric controller／AEC（銅）延伸至光互連（optical interconnect）的產品拼圖，爲「數百顆GPU跨機架互連」預作佈局。Ahmad指出，隨鏈路速率從72G邁向208G、576G甚至更高，機架到機架的距離與訊號完整性更仰賴光學方案，Astera將與生態夥伴共推光電融合。

Astera Labs強調「在臺深耕、加碼投資」：將在臺北擴大技術能量以支援AI Infrastructure 2.0，臺灣營運規模擴張逾50%，並增聘資深工程職能，包括封裝設計主管、診斷平臺軟體首席、ATE測試主管與HVM產品主管；同時透過臺灣Cloud-Scale Interop Lab強化與ODM夥伴的共同開發與驗證；公司也將臺灣定位爲機架級AI創新的策略中心，串接矽谷研發與亞太製造優勢。