智成電子電腦展秀3D IC技術 搶攻邊緣AI市場應用

智成電子在臺北電腦展RISC-V Taiwan Pavilion主題館（L0425)，展出先進的DRAM晶圓堆疊（3D Wafer-on-Wafer , WoW）設計的IC設計技術，目前已成功協助客戶打造3D堆疊晶片，搶攻熱門的邊緣AI市場應用。

智成電子總經理黃振升。金萊萊/攝影

該公司總經理黃振升表示，隨着消費性電子日趨多功、小型化，以及人工智慧（AI）、物聯網、5G、自駕車等新科技興起，同時摩爾定律減緩、先進製程的複雜度提升與運算需求增長的情況下，均推動晶片朝向3D堆疊IC設計。根據市調機構Research and Markets的報告指出，2024年全球的3D IC市場規模達到202億美元，預計2033年將達964億美元，複合年均成長率（CAGR）爲18.01％，市場前景樂觀。

他指出，看好3D IC市場前景，智成電子已投入佈局多年，可提供先進的DRAM晶圓堆疊（3D WoW）設計服務，結合異質整合的關鍵技術、多晶片架構設計與驗證，滿足新世代的半導體晶片設計需求。該公司與業界領導的晶圓代工與封裝廠商，擁有緊密的合作關係，可滿足客戶從DRAM Controller IP授權、3D WoW IC設計，到協助生產製造和封裝測試的一站式Turnkey方案，確保每一款晶片設計皆符合最高標準。

臺灣RISC-V聯盟會長林志明（右起）與RISC-V International主席Lu Dai到智成電子展位參觀。金萊萊/攝影

智成電子的3D WoW IC設計之優勢，可結合獨特的DRAM Controller IP設計，實現垂直堆疊DRAM和邏輯晶圓，大幅縮短訊號傳輸距離，增加記憶體資料傳輸效率、降低傳輸所需耗電量和顯著提高晶片效能，滿足創新科技對低延遲、高頻寬、低功耗和小尺寸的需求，協助客戶降低開發風險、節省研發成本，以及加快產品上市時間。

3D Wafer-on-Wafer是一種屬於晶圓級系統整合的技術，可整合邏輯製程與DRAM製程的晶圓，協助3D IC大幅提高邏輯電路與DRAM之間的資料傳輸頻寬，並具有高效能、低延遲、低功耗等優點。

更多訊息請上智成電子官網http://www.syntronix.com.tw