先進製程成本飆 EDA工具扮解藥

IC設計業者指出，臺積電正式跨入2奈米，從FinFET到GAAFET的新遊戲規則下，NRE（委託設計）將顯著增加，如3D IC、Chiplet等多樣選擇，一個設計將需要多次Tape-out（設計定案），在那之前還要做光罩模擬，前期的電路模擬，大幅倚重EDA工具。

西門子EDA研調指出，過往晶片投片首次成功率約在30％左右，近兩年降到24％，而近期成功率更降低至14％。Mike Ellow直指，當今設計已不僅侷限在硬體，而是需要跨領域結合軟體、機構與電子元件，特別是在3D IC的結構下，製造的可行性與可靠度都變得更加關鍵。

往更先進製程迭代也是首次投片成功率下降的原因，從臺積電法說會不難看出，晶片面積越來越大，AI產品未來兩年會從4奈米轉進3奈米。Mike Ellow表示，西門子EDA與臺積電關係緊密，臺灣是半導體投資重點，隨着軟體定義系統、AI技術不斷加深應用，全球正加速邁向「矽驅動」的新時代。

AI的快速發展對晶片算力提出極高的要求，開發時程上更講求快速、高效，以掌握市場先機。EDA工具也藉由AI的加入升級，西門子基於過往在工業領域的累積，推出多款基於生成式與代理式（Agentic）AI技術的新一代EDA工具。

提及在大陸地區佈局展望，Mike Ellow表示目前中國業務已恢復運作，對於地緣政治變化，西門子將奉行政府相關要求。IC設計業者透露，晶片設計複雜化，只有通過EDA物理驗證工具的Signoff（籤核），才能交給代工廠生產。

身處IC設計上游的EDA工具，臺廠也有深耕該領域之業者。擷發科母公司Arculus System分別具備晶片架構設計及晶片性能分析軟體之Architecture Compiler、iPROfiler，完美結合EDA工具效能和IC設計服務。