聯發科首款採臺積電2奈米制程SoC設計定案　明年底量產

▲聯發科。（圖／資料照）

記者高兆麟／臺北報導

IC設計大廠聯發科（2454）今日宣佈，聯發科首款採用臺積電（2330）2奈米制程的旗艦系統單晶片（SoC）已成功完成設計定案（tape out），成爲首批採用該技術的公司之一，並預計明年底進入量產。

聯發科表示，雙方一直以來持續在旗艦行動平臺、運算、車用、資料中心等應用領域，一同打造兼具高效能與低功耗的晶片組，而此次合作更象徵聯發科技與臺積電堅實夥伴關係的全新里程碑。

臺積電的2奈米制程技術首次採用能夠帶來更優異的效能、功耗與良率的奈米片（Nanosheet）電晶體結構。聯發科技首款採用臺積電全新2奈米制程的晶片預計於2026年年底上市。

臺積電的強化版2奈米制程技術與現有的N3E製程相比，邏輯密度增加1.2倍，在相同功耗下效能提升高達18%，並能在相同速度下功耗減少約36%。

聯發科總經理陳冠州表示，此次採用臺積電2奈米制程技術的晶片開發，再次展現聯發科領先業界，將先進半導體制程技術廣泛應用到多元解決方案的創新能力。聯發科與臺積電長期緊密合作，讓聯發科旗艦產品擁有最高效能與最佳能效，爲全球客戶帶來從邊緣到雲端的卓越解決方案。

臺積電業務開發、全球業務資深副總經理暨副共同營運長張曉強表示，臺積電的2奈米技術標誌着進入奈米片時代的重要一步，展現了臺積電爲滿足客戶需求所付出的不懈努力，通過持續調整和提升我們的技術，提供高效能的計算能力。臺積電與聯發科技持續合作，旨在最大化提升性能與能效，覆蓋廣泛的應用領域。