AMD宣佈代號Venice的第六代 EPYC伺服器處理器 率先以臺積電2nm製程投片

去年預告將進入Zen 6架構設計，將會橫跨3nm與2nm製程，並且預計用於代號Venice (即威尼斯)的第六代 EPYC伺服器處理器，以及旗下消費級Ryzen系列處理器之後，AMD稍早確認將與臺積電合作，率先在其代號Venice的第六代 EPYC伺服器處理器導入臺積電N2 (2nm)製程技術，並且已經完成投片 (tape out)。

而代號Venice的第六代 EPYC伺服器處理器預計會在2026年如期上市，而AMD也同時宣佈其以Zen 5架構設計、代號Turin的第五代EPYC伺服器處理器，已經在臺積電位於亞利桑那州的新晶圓廠成功啓用，並且完成相關驗證。

AMD董事長暨執行長蘇姿豐博士表示，臺積電多年來一直是AMD重要的合作伙伴，我們與其研發和製造團隊的深度合作，使AMD能夠持續推出領先業界的產品，突破高效能運算的極限。作爲臺積電N2製程以及臺積電亞利桑那州晶圓21廠的首位HPC客戶，充分展現了我們如何緊密合作，共同推動創新並提供先進技術，爲未來運算挹注動能。

臺積電董事長暨總裁魏哲家博士表示，我們很榮幸AMD成爲首位使用臺積公司先進2奈米（N2）製程技術，以及在我們亞利桑那州晶圓廠生產的HPC客戶。透過合作，我們正在推動顯著的技術擴展，爲高效能晶片帶來更卓越的效能、功耗效率和良率。我們期待持續與AMD密切合作，共同開創運算的新世代。

《原文刊登於合作媒體mashdigi，聯合新聞網獲授權轉載。》