興大與成大攜手打造全球首創「懸浮式鐵電二維電晶體」

興大4日宣佈，與成大攜手打造全球首創「懸浮式鐵電二維電晶體」。圖／興大提供

由中興大學與成功大學共組的研究團隊，4日宣佈成功研發出全球首見的「懸浮式鐵電膜整合二維電晶體」技術，爲AI晶片、記憶體整合與3D封裝設計開啓全新想像。這項研究成果，今年6月底正式發表於國際權威期刊《Nature Electronics》，展現臺灣在半導體關鍵材料與元件整合領域的世界級創新實力。

隨着脈衝雷射沉積（PLD）設備的大尺寸擴展，這項懸浮式HZO膜技術，未來有望導入8吋乃至12吋晶圓製程，與現有半導體量產流程接軌，爲臺灣建立自主且前瞻的晶片製造技術樞紐。

上述研究成果，在國科會自然司、尖端晶體材料開發及製作計劃與A世代前瞻半導體專案計劃，以及教育部特色領域研究中心計劃的大力支持下，由中興大學與成功大學共組的研究團隊，成功研發出全球首見的「懸浮式鐵電膜整合二維電晶體」技術，爲AI晶片、記憶體整合與3D封裝設計開啓全新想像。

這項技術的最大突破，在於首度將鐵電材料 Hf0.5Zr0.5O2 （簡稱 HZO）製成厚度低於 20 奈米、可自由轉印的懸浮式薄膜，並穩定且大面積地整合至二維半導體MoS2 上，作爲電晶體的高介電閘極絕緣層。

這種新穎結構，不僅克服傳統介電材料製程對2D材料造成損傷的問題，還展現出超過十億倍的開關比與僅53 mV/dec的超低次臨界擺幅，在能效與效能表現上遠超現行主流技術。

傳統上，業界常依賴「原子層沉積」（ALD）或「化學氣相沉積」（CVD）技術製作介電層，但這些方法，難以在不破壞二維材料的情況下，實現高品質鐵電與高介電結構，且需額外繁複後處理，限制元件在高效能與低功耗方面的發揮。

相比之下，本研究所採用的懸浮式鐵電薄膜，具備高度轉印自由度與界面友善性，不僅讓製程更靈活，也爲二維電子元件的未來應用，打下嶄新基礎。

本研究通訊作者之一、中興大學博士林哲儀表示，他們其實是把鐵電材料『解放』了，從過去只能固定在矽基板，變成像貼紙一樣，可以自由貼合在任何想要的位置上。

他與碩士畢業生郭尚甫、蔡弦祺共同完成元件設計與驗證。他強調，這不只是實驗室裡好量測的新材料，而是能真正跑、能運算、能做邏輯的實用技術，讓電晶體設計更靈活、功耗更低。

在新穎材料開發端，成功大學教授楊展其團隊與兩位學生-劉祐承博士與陳柏材同學，掌握了懸浮式HZO薄膜的高品質製程與轉印關鍵能力，是技術成功整合的核心。

楊展其表示，他們讓鐵電材料，從過去被動地附着在基板上，變成可以主動整合、自由配置的靈活介面。這種彈性，將在未來的記憶體、邏輯電路與AI晶片架構中，扮演關鍵角色。

中興大學教授林彥甫，帶領團隊，從材料到元件，完成一系列實作驗證，成功將該技術轉化爲應用平臺。他們把這片懸浮膜，變成一顆真正能工作的電晶體；甚至縮小到只有13奈米的通道長度，仍能維持高效運作。林彥甫指出，從反相器、邏輯閘到1-bit加法器，他們一個個做出來，證明這不只是新材料，而是一套可模組化、可實用化的完整解決方案。

對一般民衆而言，這代表的將是更省電的AI 手機、更耐用的穿戴裝置、更即時的智慧醫療設備，以及更節能的車用與感測晶片。當晶片變得更小、更聰明又更節能，讓大家的生活，也將更智慧、更便利、更永續。