臺積醞釀漲價 黃仁勳背書

黃仁勳與臺積電董事長魏哲家餐敘後，對臺積電代工報價按贊。圖／本報資料照片

IC首次流片成功率(First Silicon Sucess)

IC專案遞延機率(Projects Behind Schedule)

臺積電近期傳出醞釀調漲晶圓代工報價10％，引發產業鏈高度關注。輝達（NVIDIA）執行長黃仁勳表示，臺積電先進製程價格雖高，但「非常值得（Worthful）」。供應鏈普遍解讀，黃仁勳「高貴不貴」一說，形同爲臺積電「反映價值」背書，也透露出雙方緊密的合作默契。

黃仁勳指出，建造晶圓廠及2奈米以下製程非常困難且要價不斐，但對每個客戶來說，都是一致且公平。

黃仁勳16日與臺積電董事長魏哲家及其團隊餐敘後，對臺積電代工報價按贊。半導體業者指出，臺積電計劃調漲報價主因包括美國建廠成本攀升、全球通膨壓力、匯率波動與技術資本投入升高。其中包括美國廠醞釀調漲4奈米代工價可能漲三成，以反映「美國製造」的整體成本結構。

臺積電董事長魏哲家日前在法說會指出，AI處理器（包括CPU、AI加速器與GPU，不包括網路連結、邊緣運算與終端裝置AI）營收預計今年將再倍增，2024年至2029年年複合成長率接近45％，市場需求強勁。爲支應龐大資本支出與維持合理毛利，臺積電調整定價策略勢在必行。

供應鏈消息透露，輝達已在臺積電2奈米制程客戶名單中，未來將導入次世代AI晶片。隨製程技術不斷微縮，技術複雜度與失敗風險同步升高，晶圓代工報價「水漲船高」成必然趨勢。

根據EDA（電子設計自動化）業者分析，半導體產業首次流片（Tape-out）成功率正急劇下滑。過往成功率約30％，但2023至2024年間已降至24％，預期2025年將進一步降至14％。主要原因在於晶片設計高度客製化，驗證與設計週期拉長，加大研發風險與資金壓力。

多數IC設計業者認爲，隨着製程門檻升高，晶圓代工業者與客戶之間的黏着度亦持續加強。由於轉換代工廠所需的時間、人力與資源成本高昂，加上對先進製程的依賴程度加深，業者傾向選擇與成熟供應商維持長期合作關係，以確保在AI技術與效能競賽中不落人後。

IC業者亦表示，「買得多、省得多」的量價關係在臺積電同樣適用，對大客戶如輝達而言，漲價雖有壓力，仍可透過合作規模換取技術優勢與時程保障。