Advantest擴展生態系 推出 SiConic Test Engineering

半導體測試設備供應商愛德萬測試繼2025年2月首度推出 SiConic 家族後，再推出 SiConic Test Engineering（TE），SiConic TE 讓測試工程師在可擴展的桌上型（bench）環境中，透過高速I/O介面進行結構與功能測試的啓動與驗證能力，使得驗證與除錯工作能提前進行，不需佔用寶貴的 ATE 測試系統資源。

SiConic Link可透過 USB、PCIe、控制介面與 GPIO 等功能性介面靈活連接至標準評估板。這項功能是 SiConic TE 的基礎，使測試工程師在 SiConic 的統一測試環境中，快速驗證與除錯設計驗證（DV）與可測試性設計（DFT）內容。

SiConic延續V93000 測試系統，透過 USB 或 PCIe 進行掃描測試，以統一的測試環境讓 DV 測試內容可以直接套用到測試工程中，免除以往進行高階功能測試時需轉換格式與長時間除錯的流程。功能測試對於高品質驗證與測試至關重要，SiConic TE 也促進 DV、DFT 與測試工程部門在 bench 上的協作效率，提升整體生產力。

SiConic TE。愛德萬/提供

結合 SiConic Link硬體與SmarTest 8軟體平臺，SiConic TE提供測試工程師在執行測試時可全面存取高速 I/O 連線，提升資料吞吐與追蹤能力。透過促進矽驗證（SV）、DV 與測試工程（TE）團隊之間更順暢的交接流程，SiConic TE 強化了跨部門的協作效率。此外，透過統一的測試環境與共用生態系，改善 bench、ATE 與 SLT 系統間的測試一致性。可讓除錯與測試啓動流程從 ATE 移至桌上環境，釋放高成本測試機臺的資源，並提升測試流程的可擴展性。並與領先 EDA 夥伴深度整合，促成 DV 與 DFT 團隊跨部門合作，優化測試內容開發流程，加快首次矽驗證成功的速度。

愛德萬測試 SoC 測試事業羣技術長暨執行副總裁 Juergen Serrer 表示，透過 SiConic Test Engineering，讓測試工程師在統一的桌上型環境發揮最大效能。藉由將測試啓動與驗證作業移至可擴展的桌上平臺，並透過可延伸的生態系統讓 DV、DFT、SV 與 TE 保持一致，協助客戶更快完成驗證、更有效協同合作、並充分發揮工程資源的價值。

TechInsights 副董事長 G. Dan Hutcheson 表示，提升研發階段的生產力對設計工程師至關重要。Advantest 提出自動化矽驗證流程，讓測試籤核與工程測試可同時進行，並使用共用的測試數據，有助於更快速導入 SoC 設計，加快獲利速度，確保設計到系統間的品質。

愛德萬測試在開發 SiConic TE 過程中，與多家頂尖客戶與 EDA合作伙伴密切合作，確保其能順利整合至現有的設計與驗證流程中。西門子數位化工業軟體 (Siemens Digital Industries Software) 旗下數位設計平臺資深副總裁暨總經理 Ankur Gupta 表示，西門子EDA與愛德萬測試在多項 DFT 技術長期合作，包括 Tessent Streaming Scan Network（SSN）與 IJTAG。在 SiConic 與 Tessent In-System Test 的合作，更進一步加強這段長期的夥伴關係，幫助用戶提升上市速度與生產力。

新思科技(Synopsys )產品管理資深副總裁 Tom De Schutter 表示，晶片規模與複雜度日益提升，驗證週期需要更早展開，才能交付更高品質的矽晶。Synopsys 與 Advantest 合作，讓用戶能透過 SiConic平臺搭配HAPS-100 原型平臺、VC Portable Stimulus、TestMAX SF/SEQ 及 SLM HSAT IP 解決方案，來開發高速介面驅動器、驗證 SERDES、執行功能性與結構性測試。

愛德萬測試每年一度的 VOICE 開發者大會，2025年5月12 至14日在美國德州奧斯汀舉行。可進一步瞭解 SiConic 解決方案。